Выполнен анализ современного состояния разработок интегральных микросхем (ИМС) для жестких условий эксплуатации, на основании которого предложено использование арсенид-галлиевой технологии HBT-HEMT. Представлены результаты приборно-технологического (TCAD) моделирования электрических характеристик гетеропереходного биполярного транзистора со структурой pnp-типа на основе GaAs. Определены следующие основные параметры: напряжение Эрли Va, коэффициент усиления базового тока в схеме с общим эмиттером BETA, напряжение пробоя промежутка коллекторэмиттер VK3BR, граничная частота /гр. Исследовано влияние на указанные параметры атомарного состава x соединения AlGaAs, ширины активной базы WE и даны рекомендации по выбору их оптимальных значений. Приведена оценка изменения параметров приборной структуры pnp-HBT при вариации температуры.
Рассмотрена математическая модель ячейки цилиндрической формы магнитной памяти произвольного доступа на основе спинового эффекта Холла. В приближении однородного намагничивания построена система дифференциальных уравнений, описывающая динамику намагниченности в свободном ферромагнитном слое ячейки. Проведен ее качественный анализ.
В настоящее время предложены методы повышения надежности SPN-криптосистем, основанные на применение полиноминальной системы классов вычетов. Применение подобных кодов позволяет перенести вычисления из области GF(28) в область GF(24), что положительно отражается на скорости и надежности функционирования вычислительных систем. В данной статье описываются результаты применения подобных технологий в процедурах SubBytes и MixColumns SPN-систем, исследуется эффективность корректирующей способности подобных кодов, оценивается выигрыш относительно классического варианта построения криптосистем.
В статье рассмотрены ограничивающие производительность недостатки микроархитектур популярных 32-разрядных софт-процессоров для встраиваемых систем на основе ПЛИС. Предложена микроархитектура софт-процессора на базе архитектуры RISC-V, лишенная рассмотренных недостатков. Проведена верификация и оценка аппаратных характеристик разработанного софт-процессора. Разработанный софт-процессор имеет на 17% большую производительность по сравнению с рассмотренными решениями.
Описаны характеристики разработанного 32-разрядного микропроцессора с архитектурой набора команд RISC-V. Рассмотрены его основные модули и доступные конфигурации, а также возможные сферы применения данного микропроцессора. Описана конструкция и характеристики тестовой микросхемы на основе разработанного микропроцессора, а также измерено её энергопотребление и падение напряжения на линиях питания при напряжении питания 3,3 В и 5 В. Проведён анализ производительности различных конфигураций микропроцессора. Представлен сравнительный анализ производительности разработанного микропроцессора и его аналогов. Проведён анализ зависимости площади, занимаемой микропроцессором на кристалле от его конфигурации. Сделаны выводы об оптимальности применения определённых конфигураций микропроцессора для решения различных типов задач.
Удаленные лаборатории вызывают растущий интерес у исследователей по всему миру. Такие лаборатории преимущественно создаются для конкретных учебных условий, поэтому невозможно в полной мере использовать стороннюю лабораторию для проведения онлайн-занятий в МИЭМ НИУ ВШЭ, на дисциплинах, где используются ПЛИС (программируемые логические интегральные схемы). Предлагаемое решение представляет собой удаленную лабораторию, состоящую из серверной и клиентской частей, а эксперименты - взаимодействие с платами ПЛИС с возможностью управления кнопками и переключателями, что позволяет максимально приблизить работу в удаленной лаборатории к практическим занятиям по изучению ПЛИС. Результаты экспериментов показывают, что удаленная лаборатория имеет ряд преимуществ перед существующими средствами для проведения практических занятий.
В основе функционирования сверточных нейронных сетей (СНС) лежит операция умножения вектора на матрицу, в связи с чем для построения производительных СНС требуется разработка быстродействующих вычислителей. Один из путей проектирования таких устройств связан с аппаратной реализацией алгоритмов быстрого умножения, в частности алгоритмов умножения на группу разрядов (алгоритмы Бута, Мак-Сорли и др.). Полученные матричные структуры могут быть оптимизированы при разработке топологии с целью минимизации площади кристалла. В статье рассматриваются варианты ускорения работы умножителей с использованием методов умножения на группу разрядов, предложены варианты топологических реализаций рассмотренных решений, позволяющие достичь компромисса между быстродействием и площадью кристалла.
В статье рассматриваются варианты отображения классической программной конструкции «цикл» в потоковую парадигму программирования, реализованную в архитектуре параллельной потоковой вычислительной системы (ППВС). Кратко описаны потоковая модель вычислений с динамически формируемым контекстом и реализующая её архитектура ППВС. Приведены примеры, поясняющие специфику использования вариантов отображения конструкции «цикл». Отдельно описаны методы контроля окончания циклов. Проанализированы преимущества и недостатки описанных вариантов и методов.
Предложена методика по созданию аппаратной реализации ускоренного приближённого матричного умножителя MADDNESS. Данный умножитель имеет хорошие показатели по точности и скорости работы и одновременно отличается простотой декодера, что позволяет его широко применять в аппаратной реализации нейронных сетей. В результате исследований удалось достичь очень высокой скорости работы умножителя на аппаратном уровне за счёт полного отказа от операции умножения как таковой. При этом качество полученных предсказаний остаётся высоким.
Целью исследования является анализ применения имеющихся свободно распространяемых программных инструментов с открытым исходным кодом для полного цикла проектирования цифровых микросхем от HDL описания до геометрии GDSII Результаты сравниваются с результатами коммерческого программного обеспечения Cadence.